发布时间： 2024-01-30 作者：欧宝足球比赛直播百万
为双方的共同客户提供支持，帮他们设计和验证新一代超大规模计算、移动、汽车和Samsung Electronics 执行副总裁兼代工厂设计赋能团队负责人 Sei Seung Yoon说，“Cadence 和 Samsung 之间的合作为客户提供了出色的解决方案，有助于加快 Samsung 所有工艺技术的设计收敛，这中间还包括我们最先进的 SF 3nm 和 SF 2nm 技术。”
“我们与 Samsung 的持续合作使客户能够受益于更先进的半导体设计、验证和制造技术，要打造满足当今新兴应用需求的集成电路，这些技术必不可少，”Cadence 公司高级副总裁兼定制与封装事业部总经理 Tom Beckley表示，“基于 AI 的 Virtuoso Studio 获得了 Samsung 认证之后，客户能利用 Samsung Foundry 工艺技术所带来的高性能优势，成功设计新的集成电路。”
文章出处：【微信号：gh_fca7f1c2678a，微信公众号：Cadence楷登】欢迎添加关注！文章转载请注明出处。
程团队，他们拥有为客户提供跨芯片设计、产品工程、先进封装和嵌入式软件的定制解决方案专业知识。
采用了多项创新功能和新的基础架构，实现无与伦比的生产力，以及超越经典设计界限的全新集成水平。在本文中，您将了解优异
Device-Level自动布局布线解决方案 /
的定制/模拟流程支持电路优化，功能经过增强，可将设计迁移吞吐量提升 3 倍 双方的共同客户正在积极使用 N2 PDK 来开发
助力 IC 设计在 TSMC 的制程技术之间实现迁移时自动优化电路 ● 新的生成式设计技术可将设计迁移时间缩短
定制设计平台的一套全面的集成电流（IC）设计系统，能够在多个工艺节点上加速定制IC的精确芯片设计，其定制设计平台为模拟、射频及混合信号IC提供了极其方便、快捷而精确的设计方式。
CIW界面介绍 /
驱动的 RTL-to-GDS 数字流程，并为 Arm Neoverse V2 平台提供了相应的 5nm 和 3nm 快速应用
人们对智能化极致的需求让芯片设计面临着巨大压力，一种原因是复杂的芯片设计流程，另一方面是产品快速迭代下紧迫的上市时间。未解决这些问题，
大神集结！寻找对平台了如指掌的你（第四期） /
人们对智能化极致的需求让芯片设计面临着巨大压力，一种原因是复杂的芯片设计流程，另一方面是产品快速迭代下紧迫的上市时间。未解决这些问题，
大神集结！寻找对平台了如指掌的你（第三期） /
数字和定制/模拟流程通过Samsung Foundry的SF2、SF3工艺技术
内容提要 1 轻轻松松实现节点到节点的设计和 layout 迁移 2 将定制/模拟设计迁移速度提升 2 倍 3
人们对智能化极致的需求让芯片设计面临着巨大压力，一种原因是复杂的芯片设计流程，另一方面是产品快速迭代下紧迫的上市时间。未解决这些问题，
了解多少？（第二期） /
数字和定制/模拟设计流程已通过 TSMC N3E 和 N2 先进工艺的设计规则手册（DRM）
，以人工智能为助力，开启模拟、定制和 RFIC 设计的未来 /
Cadence Tensilica Vision P6 DSP 助力AI和视觉应用性能提升
【RISC-V开放架构设计之道阅读体验】RV64指令集设计的思考以及与流水线设计的逻辑
